1、 Chiplet助力半导体弯道超车
“ 摩尔定律” 发展陷入瓶颈， 集成电路进入后摩尔时代。 随着台积电宣布 2nm 制程工艺实现突破， 集成电路制程工艺已接近物理尺寸的极限，摩尔定律发展陷入瓶颈， 行业进入了“ 后摩尔时代”。
Chiplet 可在不改变制程的前提下提升算力， 且保证芯片良率。 Chiplet 俗称“ 芯粒”，又称“ 小芯片组” ，从字面意义上可以理解为“ 粒度更小的芯片” 。与传统SoC（系统级芯片）相比，Chiplet 在设计灵活度、设计与生产成本、上市周期等方面优势明显。传统 SoC，即系统级单芯片，是将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一块晶圆上。随着摩尔定律放缓， 传统的 SoC 的生产周期越来越长， 在成本大幅增加的情况下性能提升幅度有限，行业接近制造瓶颈；与 SoC 不同，Chiplet 是将一块原本复杂的 SoC 芯片， 从设计时就先按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的半导体制程工艺进行分别制造，再通过先进封装技术将各个单元彼此互联，最终集成封装为一个系统级芯片组。
后摩尔时代， Chiplet 成为提高芯片算力与集成度的重要途径。 后摩尔时代， 随着集成度提升，SoC 开始在供电、 功耗和散热等方面面临挑战， 芯片全流程设计成本大幅增加，而制程工艺接近极限， 每次迭代升级都需要付出极大的额外成本， 而随着性能提升， 发热功耗等方面的问题也日益凸显， 继续追求极致工艺的意义已经不大。 因此成为摩尔定律趋缓背景下提升芯片集成度与算力的重要途径。
海外科技领域制裁加剧，国内半导体先进制程发展受限。从全球晶圆代工龙头台积电的各制程营收占比来看， 近年来台积电先进制程营收占比不断提升：2022 年前三季度， 台积电实现营收 6,131.4 亿元新台币， 其中 5nm 制程占比 28%，7nm 制程占比 26%。而分地区看，近年来台积电来自大陆市场的营收占比有所下滑。2022 年，美国市场成为台积电最大来源，营收规模达 1.49万亿新台币，占比65.96%，中国大陆市场营收 2,451.68 亿元，占比10.82%，相比2020年的17.45%大幅下滑。
海外制裁加剧，Chiplet 有望助力国内半导体产业实现弯道超车。通过先进制程可实现芯片性能的迅速提升， 因此全球晶圆代工龙头先进制程占比不断提升， 而中国大陆先进制程发展受到限制。Chiplet 技术仅对核心Chip 采用先进制程， 其他如存储芯片、I/O芯片采用成熟制程， 有效降低对先进制程的依赖， 有望成为我国半导体产业弯道超车的突破口。
新互联标准 UCle 出台，为集成不同芯片提供标准与技术支持。2022 年 3 月，AMD、英特尔、台积电、三星、美光、微软、Meta、Google 等十余家半导体、互联网行业巨头联合成立了 Chiplet 标准联盟，正式推出了通用 Chiplet 高速互联标准“Universal Chiplet Interconnect Express”（通用芯粒互连， 简称“UCIe” ） ，旨在定义一个开放、可互操作的 Chiplet 生态系统标准。业内巨头联手推动 Chiplet 接口规范的标准化， 以实现 Chiplet 在封装级别的普遍互联， 构建开放的 Chiplet 生态系统，有助于 Chiplet 行业快速发展。
后摩尔时代， 先进封装成为提升芯片性能的重要途径。“后摩尔时代” 制程技术突破难度较大， 工艺制程受成本大幅增长和技术壁垒等因素， 进步速度放缓。据市场调研机构ICInsights 统计， 28nm 制程节点的芯片开发成本为 5,130 万美元， 16nm 节点的开发成本为 1 亿美元， 7nm 节点的开发成本需要 2.97 亿美元， 而 5nm 节点开发成本则上升至5.4 亿美元。从产品开发角度， 产品进入到大规模量产前需要多次流片验证， 带来费用支出成倍增加。由于集成电路制程工艺短期内难以突破，且制程升级对芯片性能提升的边际收益有所收窄， 通过先进封装技术提升芯片整体性能成为了集成电路行业的一个重要发展趋势。
先进封装相比传统封装优势明显。先进封装是相对传统封装提出来的概念。传统封装主要是以引线框架作为载体， 采用引线键合互联的形式进行封装，包含 DIP、 SOP、 SOT、DFN、BGA 等封装形式；先进封装指当下最前沿的封装形式与技术，目前带有倒装芯片（Flip Chip，FC）结构的封装、晶圆级封装（Wafer Level Package， WLP）、2.5D 封装、3D 封装等被认为属于先进封装的范畴。先进封装技术是 Chiplet 的基础， Chiplet 方案大概率会采用先进封装， 推动先进封装发展。
全球、国内大厂积极布局 Chiplet 先进封装，共同推动封测产业发展。 Chiplet 优势显著， 提高对先进封装与测试需求， 国内及全球OSAT厂、 晶圆代工大厂积极布局支持Chiplet 方案的先进封装， 目前已取得初步成果。国内方面， 长电科技 XDFOI 平台以 2.5D无 TSV 为基本技术平台， 并于 2023 年 1 月宣布， XDFOI Chiplet 高密度度多维异构集成系列工艺已按计划进入稳定量产阶段， 基于利用有机重布线堆叠中介层可实现2D/2.5D/3D 集成， 并已实现国际客户 4nm 多芯片系统集成封装产品出货；通富微电与AMD 合作紧密， 利用次微米级硅中介层以 TSV 将多芯片整合于单一封装， 已实现 7nm 量产， 5nm 有望于 22H2 实现小规模试产；华天科技于 3 月 28 日晚间公告， 公司全资子公司华天江苏拟投资 28.58 亿元， 进行“高密度高可靠性先进封测研发及产业化” 项目的建设。项目建成投产后形成 Bumping84 万片、 WLCSP48 万片、 超高密度扇出 UHDFO 2.6万片的晶圆级集成电路年封测能力。
2、Chiplet 采用新型的 IP 复用模式，为半导体 IP 发展提供新机遇。
Chiplet 开启新型 IP 复用模式， 为半导体 IP 发展提供机遇。Chiplet 采取搭积木的方式， 通过 3D 集成等先进集成技术将特定功能的芯片裸片集成在一起， 从而形成一个系统芯片。Chiplet 开启了 IP 复用新模式， 即硅片级别的 IP 复用；不同功能的 IP，如 CPU、存储器、 模拟接口等， 可灵活选择不同的工艺分别进行生产， 从而可以灵活平衡计算性能与成本， 实现功能模块的最优配置而不必受限于晶圆厂工艺；Chiplet 的发展演进，为 IP 供应商， 尤其是具有芯片设计能力的 IP 供应商， 拓展了商业灵活性和发展空间。目前 chiplet 已有少量商业应用， 并吸引英特尔和 AMD 等国际芯片厂商投入相关研发，在当前 SOC 早于工艺节点和成本瓶颈的情况下有望发展成为一种新的芯片生态。
2023年6月13日 参考来源：算力基建-从Chiplet看半导体产业
